[发明专利]光同步数字传输系统并行帧定位器的实现方法

摘要

本发明涉及光同步数字传输系统中的帧定位技术；在光同步数字传输系统STM－N帧数据处理中，在并行系统时钟下进行帧定位操作，其特点是可以降低帧定位器的工作频率，提供系统稳定性；并且可以根据实际需要选择适当的并行位数应用于不同线速的帧数据处理中的帧定位操作。

主权项

1、一种光同步数字传输系统并行帧定位器的实现方法，其特征在于：通过如下步骤与内容完成；a、假设K为1，帧定位模式为2A12A2即：0xF6F62828，即搜索到两个A1字节并且紧接着搜索到2个A2字节认为已经搜索到了帧头；b、锁存6个并行时钟节拍的8bit并行输入数据到reg0[7:0]～reg5[7:0]，同时进行8个并行32位比较，分别为：比较器1：reg1[7:0]+reg2[7:0]+reg3[7:0]+reg4[7:0]和帧定位模式比较器2：reg0[7]+reg1[6:0]+reg2[7:0]+reg3[7:0]+reg4[7:0]和帧定位模式比较器3：reg0[7:6]+reg1[5:0]+reg2[7:0]+reg3[7:0]+reg4[7:0]和帧定位模式比较器4：reg0[7:5]+reg1[4:0]+reg2[7:0]+reg3[7:0]+reg4[7:0]和帧定位模式比较器5：reg0[7:4]+reg1[3:0]+reg2[7:0]+reg3[7:0]+reg4[7:0]和帧定位模式比较器6：reg0[7:3]+reg1[2:0]+reg2[7:0]+reg3[7:0]+reg4[7:0]和帧定位模式比较器7：reg0[7:2]+reg1[1:0]+reg2[7:0]+reg3[7:0]+reg4[7:0]和帧定位模式比较器8：reg0[7:1]+reg1[0]+reg2[7:0]+reg3[7:0]+reg4[7:0]和帧定位模式c、根据8个比较器的结果，进行优先编码，优先级从高到低的顺序依次为比较器1～比较器8；然后根据编码器的输出，对8bit并行输入数据进行选择组合成正确的数据码流输出：d、如果比较器1相等，8位并行数据输出为reg5如果比较器2相等，8位并行数据输出为reg5[6:0]+reg4[7]如果比较器3相等，8位并行数据输出为reg5[5:0]+reg4[7:6]如果比较器4相等，8位并行数据输出为reg5[4:0]+reg4[7:5]如果比较器5相等，8位并行数据输出为reg5[3:0]+reg4[7:4]如果比较器6相等，8位并行数据输出为reg5[2:0]+reg4[7:3]如果比较器7相等，8位并行数据输出为reg5[1:0]+reg4[7:2]如果比较器8相等，8位并行数据输出为reg5[0]+reg4[7:1]e、根据SDH帧结构，可以确定帧定位模式在SDH帧结构中的位置；这样，通过以上两个步骤，就可以确定帧头和恢复出正确的数据码流；该并行帧定位器工作在并行速率下，速率是线路速率的1/8，功能上完全可以取代串行帧定位器。