[发明专利]半导体器件及其制作方法无效
| 申请号： | 03141000.6 | 申请日： | 2003-05-15 |
| 公开（公告）号： | CN1458697A | 公开（公告）日： | 2003-11-26 |
| 发明（设计）人： | 中村理;桑原秀明;柴田典子 | 申请（专利权）人： | 株式会社半导体能源研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L27/12;H01L21/336;H01L21/84 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明,梁永 |
| 地址： | 日本神奈川*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在制作一半导体器件时，提供了一种能够减少其制作步骤的方法，以及用于实现这种方法的结构，从而可提高产量，降低制作成本。分别在一元件衬底上以行方向和列方向形成的布线(源极布线、漏极布线等)由同一种导电膜形成。在此情况下，行方向和列方向上的各布线中的一条布线就会在布线相互交叉的部分不连续地形成，而且在布线上形成绝缘膜。因此，用于连接不连续布线的连接布线是由与形成设置在绝缘膜上的电极相同的膜形成的。从而形成连续的布线。 | ||
| 搜索关键词： | 半导体器件 及其 制作方法 | ||
【主权项】：
1、一种半导体器件，包括：一半导体层，该半导体层包括一源极、一漏极以及一沟道区域；一在该半导体层上的栅极绝缘膜；一在该栅极绝缘膜上的源极布线；一在该栅极绝缘膜上、并通过该栅极绝缘膜与沟道区域重叠的栅电极；一在该源极布线和栅电极上的绝缘膜；以及一在该绝缘膜上的连接布线和一电极，其中：连接布线设置在开口部分中，该开口部分设置在绝缘膜和栅极绝缘膜中，该连接布线还在源极布线和源极之间建立电连接；而且在同一膜淀积表面上由同一材料形成连接布线和电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所，未经株式会社半导体能源研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03141000.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
