[发明专利]移位寄存电路

摘要

一种移位寄存电路，具有多个串级的移位缓存单元，包括：PMOS晶体管其源极耦接前一级移位缓存单元的输出端的输出信号，其栅耦接收前一级的移位缓存单元的反相输出信号；第一NMOS晶体管，栅极连接PMOS晶体管漏极，其漏极耦接输入时钟信号；电容器，连接在第一NMOS晶体管栅极与源极之间；第二NMOS晶体管，栅极连接PMOS晶体管源极，其漏极连接第一NMOS晶体管源极，而其源极连接接地电源；第三NMOS晶体管，栅极连接后一级移位缓存单元输出端，其漏极连接到第一NMOS晶体管栅极与电容器的连接点，而其源极连接接地电源；第一反相器连接到第一NMOS晶体管；第二反相器与第一反相器连接，输出一输出信号。

主权项

1.一种移位寄存电路，具有多个串级的移位缓存单元，适用于一时钟信号、第一电源以及第二电源，所述移位缓存单元包括：一第一晶体管，具有一第一栅极、一第一漏极以及一第一源极，所述第一栅极连接到前一串级的移位缓存单元的输出端，所述第一漏极连接到所述第一电源；一第二晶体管，具有一第二栅极、一第二漏极以及一第二源极，所述第二栅极连接到后一串级的移位缓存单元的输出端，所述第二漏极连接到所述第一源极，而所述第二源极连接到所述第二电源；一第三晶体管，具有一第三栅极、一第三漏极以及一第三源极，所述第三栅极连接到所述第二栅极，所述第三漏极连接到所述第一电源；一第四晶体管，具有一第四栅极、一第四漏极以及一第四源极，所述第四栅极连接到所述第一栅极，所述第四漏极连接到所述第三源极，而所述第四源极连接到所述第二电源；一第五晶体管，具有一第五栅极、一第五漏极以及一第五源极，所述第五栅极连接到所述第三源极，所述第五漏极连接到所述第一源极与第二漏极的连接点，而所述第五源极连接到所述第二电源；一第六晶体管，具有一第六栅极、一第六漏极以及一第六源极，所述第六栅极连接到所述第五漏极，所述第六漏极耦接所述时钟信号，而所述第六源极连接到一输出端；以及一第七晶体管，具有一第七栅极、一第七漏极以及一第七源极，所述第七栅极连接到所述第五栅极，所述第七漏极连接到所述输出端，而所述第七源极连接到所述第二电源。