[发明专利]高速突发式时钟和数据恢复器

摘要

本发明涉及一种高速突发式时钟和数据恢复器。它包含有带有数据信号输入端口、参考时钟信号输入端口、时钟信号输出端口、数据信号输出端口和复位信号输入端口的印刷电路板及安装在其上的电子元件和芯片，电路由数据触发法延时控制信号产生模块、延时调整模块、本地时钟产生模块和判决模块组成。本发明采用检测输入数据跳变方式实现时钟和数据信号的恢复，电路运算量小，减少控制电路消耗时间，工作速率在每秒1000兆比特以上，能满足高速无源光网络的需要。

主权项

1.一种高速突发式时钟和数据恢复器，包括带有数据信号输入端口(6)、参考时钟信号输入端口(5)、时钟信号输出端口(3)、数据信号输出端口(4)和复位信号输入端口(7)的印刷电路板(1)及安装在其上的电子元件和芯片(2)，其特征在于电路连接结构是：数据信号输入端口(6)连接一个数据触发法延时控制信号产生模块(9)和一个延时调整模块(10)的输入端；复位信号输入端口(7)连接数据触发法延时控制信号产生模块(9)的另一输入端；参考时钟信号输入端口(5)连接一个本地时钟产生模块(11)的输入端，而本地时钟产生模块(11)的多相时钟信号输出端(c)连接数据触发法延时控制信号产生模块(9)的一个输入端；数据触发法延时控制信号产生模块(9)的输出端连接延时调整模块(10)的另一个控制信号输入端(b)；本地时钟产生模块(11)的输出端分两路，一路连接数据信号输出端口(4)，另一路连接一个判决模块(8)的判决时钟信号输入口；延时调整模块(10)的输出口连接判决模块(8)的同步数据信号(d)输入口，判决模块(8)的输出口连接时钟信号输出端口(3)；还有一个电流电源端口连接上述四个模块(8，9，10，11)的电源接口。