[发明专利]半导体集成电路无效
| 申请号： | 03145273.6 | 申请日： | 2003-06-27 |
| 公开（公告）号： | CN1471230A | 公开（公告）日： | 2004-01-28 |
| 发明（设计）人： | 富田成一 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H03K5/05 | 分类号： | H03K5/05;H01L27/00 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 包于俊 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体集成电路，该电路不增大电路规模而能提高脉冲波形生成中的波形生成自由度，而且即使是周期调制动作，CPU的处理负荷也轻，响应速度也不变慢。该电路具有：存储设定空载时间用的值的空载时间设定寄存器17；存储设定脉冲宽度用的值的脉宽设定寄存器20；将上述设定空载时间用的值与上述设定脉宽用的值相加并输出相加值的加法器19；将经过时间加以计数并输出表示经过时间的计数值的定时计数器12；将定时计数器12输出的计数值与加法器19输出的所述相加值作比较的比较电路15；以及根据比较电路的比较结果生成脉冲波形的波形生成电路26。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
1.一种半导体集成电路，其特征在于，具备存储设定空载时间用的值的第1存储电路；存储设定脉冲宽度用的值的第2存储电路；将所述第1存储电路输出的所述设定空载时间用的值与所述第2存储电路输出的设定所述脉冲宽度用的值相加并输出相加值的加法电路；对经过时间进行计数并输出表示所述经过时间的计数值的定时计数器；将所述定时计数器输出的所述计数值与所述加法器输出的所述相加值作比较的第1比较电路；以及根据所述第1比较电路的比较结果生成脉冲波形的波形生成电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03145273.6/，转载请声明来源钻瓜专利网。
- 上一篇：振荡电路、电子设备、时钟
- 下一篇：不会在时钟回复电路中产生抖动的相位侦测器
