[发明专利]半导体存储器件无效

专利信息
申请号: 03147169.2 申请日: 2003-07-08
公开(公告)号: CN1481027A 公开(公告)日: 2004-03-10
发明(设计)人: 铃贵幸 申请(专利权)人: 恩益禧电子股份有限公司
主分类号: H01L27/10 分类号: H01L27/10;G11C11/41
代理公司: 中原信达知识产权代理有限责任公司 代理人: 钟强;黄敏
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体存储器件,由多个读出放大器组成。读出放大器以两个放大器列的形式排列。两个放大器列设置在两个单元片的单元列之间。地址电路、ATD电路和延迟电路设置在输入引脚行和两个单元列之间。ATD脉冲合成器设置在两个放大器列之间,与ATD电路和延迟电路相隔一个预定的信号传输路径。
搜索关键词: 半导体 存储 器件
【主权项】:
1.一种半导体存储器件,包括:一个输入引脚行,包括多个输入引脚;一个输出引脚行,包括多个输出引脚;一个存储单元阵列,位于输入引脚行和输出引脚行之间,包括以多个单元列形式排列的多个单元片;多个读出放大器,以两个放大器列的形式排列,位于多个单元列中的相邻两个单元列之间;一个地址电路;一个地址晶体管检测器(ATD)电路,根据检测出的地址电路中的变化而提供ATD脉冲;一个ATD脉冲合成器,响应ATD脉冲而提供一个合成的脉冲;一个输出电路;以及 一个延迟电路,响应ATD脉冲合成器的合成脉冲而提供一个读出放大数据锁存信号和一个输出数据锁存信号,至少地址电路、地址晶体管检测器(ATD)电路和延迟电路设置在输入引脚行和多个单元列之间,ATD脉冲合成器位于两个放大器列之间,与ATD电路和延迟电路相隔一个预定的信号传输路径。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司,未经恩益禧电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03147169.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top