[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 03147530.2 申请日: 2003-07-09
公开(公告)号: CN1472820A 公开(公告)日: 2004-02-04
发明(设计)人: 饭沼俊彦 申请(专利权)人: 株式会社东芝
主分类号: H01L29/772 分类号: H01L29/772;H01L21/76;H01L21/336
代理公司: 北京市中咨律师事务所 代理人: 陈海红;段承恩
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的课题是提供在避免不需要的硅化物膜的形成的同时可减少结漏泄电流的半导体器件。半导体器件包含被配置在半导体衬底的表面内的对元件区进行隔离的元件隔离绝缘膜。在元件区的半导体衬底上经栅绝缘膜配置栅电极。在半导体衬底的表面内,以夹住栅绝缘膜之下的区域的方式形成一对源/漏区。在源/漏区的表面上配置硅化物膜,该硅化物膜延伸到元件隔离绝缘膜上。在元件隔离绝缘膜上和硅化物膜上配置层间绝缘膜。接触孔贯通层间绝缘膜并到达硅化物膜,其一端和另一端分别位于硅化物膜上和元件隔离绝缘膜上。此外,接触孔具有在底部并在元件隔离绝缘膜的上部其一端与硅化物膜的端部相接的槽部。在接触孔的内部配置布线层。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,其特征在于,具备:半导体衬底;元件隔离绝缘膜,被配置在上述半导体衬底的表面内,对元件区进行隔离;栅电极,在上述元件区的上述半导体衬底上经栅绝缘膜被配置;一对源/漏区,以夹住上述栅电极下的区域的方式在上述半导体衬底的表面内被形成;硅化物膜,被配置在上述源/漏区的表面上并延伸到上述元件隔离绝缘膜上,且具有与上述半导体衬底的表面相比位于上方的上表面;层间绝缘膜,被配置在上述元件隔离绝缘膜上和上述硅化物膜上;接触孔,贯通上述层间绝缘膜并到达上述硅化物膜,且其一端和另一端分别位于上述硅化物膜上和上述元件隔离绝缘膜上,且具有在底部并在上述元件隔离绝缘膜的上部其一端与上述硅化物膜的端部相接的槽部;以及布线层,被配置在上述接触孔的内部。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03147530.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top