[发明专利]存取电路

摘要

本发明提供一种能够适当地减少根据来自外部的指示对缓冲存储器进行存取时所需要的时间的存取电路。在控制单元(20)中，把数据单位指定信号作为地址数据输出给地址译码器(110)，该数据单位指定信号作为在存取电路的工作时钟的1周期内对SDRAM(10)进行存取的存取数据量指定了1字节、1字及2字中的某一个。然后，在请求发生部(130)中，基于由地址译码器(110)译码的上述存取数据量，输出利用该数据量来指示存取的请求信号。然后，在存储器接口(140)中，当从外部指定对SDRAM(10)进行存取的数据的最前头的地址时，就从该指定了的地址、以与请求信号的指示对应的存取数据量对SDRAM(10)进行存取。

主权项

1.一种存取电路，在取入地址数据、在与缓冲存储器之间进行与所述地址数据对应的数字数据交换的存取电路中，其特征在于具备：译码器，它对所述地址数据进行译码，生成多个数据单位指定信号，该多个数据单位指定信号作为对所述缓冲存储器的存取数据量指定了互相不同的单位；以及接口部，它从由所述地址数据指定的地址，以由所述多个数据单位指定信号指定的存取数据量对所述缓冲存储器进行存取。