[发明专利]一种改善打印机并行口干扰适应性的方法及系统

摘要

本发明涉及一种改善打印机并行口干扰适应性的方法及系统，在打印机并行接口的控制线回路中加入数字化干扰防护模块，该模块结构包括参数寄存器A，输入比较器A，延迟计数器A，延迟比较器A和取样锁存器C；通过该模块去除干扰信号之后，再输出给后继的IEEE1284逻辑模块。本发明在并行口控制线的抗干扰能力和数据速率之间确立了一种准定量关系式和简单的数字化转换途径，在保持较高数据传输速率前提条件下，可有效抑制控制线上出现的宽度不大于Tnoise的单脉冲干扰，以及持续时间不大于Tnoise的序列脉冲干扰。可广泛应用于打印机控制领域。

主权项

1.一种改善打印机并行口干扰适应性的方法，在打印机并行接口的控制线回路中加入数字化干扰防护模块，去除干扰信号之后，再输出给后继的IEEE1284逻辑模块；其特征在于所述数字化干扰防护模块的结构包括：参数寄存器A，输入比较器A，延迟计数器A，延迟比较器A和取样锁存器C；该数字化干扰防护模块去除干扰信号的步骤包括：1)由参数寄存器A根据经验数据，设定干扰信号的计数阈值X的值；2)输入比较器A通过比较取样锁存器C的输出CtrolQ[3..0]和控制线输入Ctrol[3..0]，实时监视控制线输入的各种跳变；当两组对应信号线的逻辑电平完全相同时，输入比较器A将输出无效的计数控制信号CountA，对延迟计数器A执行“复位清0”的操作；当两组对应信号线的逻辑电平不同时，输入比较器A将输出正有效的计数控制信号CountA，对延迟计数器A执行“同步计数”的操作。3)当延迟计数器A的计数值等于或大于参数寄存器A的预设限值计数阈值X的值时，延迟比较器A产生正有效的取样控制信号SampleC，对取样锁存器C执行“取样更新”的操作，取样更新数据直接来自控制线输入Ctrol[3..0]；4)取样锁存器C的输出CtrolQ[3..0]就是抑制了脉冲干扰的控制线信号。