[发明专利]具牺牲层的嵌入式非挥发性存储器的制造方法

摘要

本发明公开了一种使用一保护牺牲层以制造如掩模只读存储器(mask ROM)或SONOS存储器(SONOSmemory)等高密度非挥发性存储器的制造方法。这些高密度非挥发性存储器与高级外围逻辑组件(advanced peripheral logic)统合形成于单一芯片上。该制造方法包括：以一氮化硅牺牲层覆盖栅极介电层；在注入位线步骤中使用掩模定义该氮化硅牺牲层上的线结构图案；沉积一介电材料以填充该线结构间的间隙；平整化；除去所述氮化硅牺牲层并覆盖一多晶硅层；于所述数组区域中定义出字符线以及在所述非数组区域中定义出晶体管栅极构造；以及使用低掺杂漏极(LDD)、硅化物(silicide)与其它逻辑电路的过程。

主权项

1.一种在一基板上制造一集成电路的方法，该集成电路包括一位于该基板上一数组区域的非挥发性存储器以及一位于该基板上一非数组区域的其它电路，所述制造方法包括：在该基板的所述数组区域及非数组区域上形成一栅极介电层；在该基板的所述数组区域及非数组区域上，以一保护层覆盖该栅极介电层；在所述数组区域上依一位线方向形成至少一线图案并蚀刻所述保护层以形成至少一线结构；于该线结构之间，穿透所述栅极介电层注入一掺杂剂于所述基板中；于该线结构之间，沉积一介电材料以填充该线结构间的至少一间隙；对所述数组区域及非数组区域进行平整处理至一特定高度，该特定高度暴露出所述线结构以及填充于所述线结构的间隙中的介电材料；除去位于所述非数组区域及数组区域上的线结构上的保护层，留下所述栅极介电层以及填充于线结构间的间隙中的介电材料的余留部分；在部分所述栅极介电层上以及填充于所述线结构间的间隙中的介电材料上覆盖一多晶硅层；于所述数组区域中形成至少一字符线图案，并根据该图案蚀刻所述多晶硅层，使在该数组区域中定义出至少一字符线，而在所述非数组区域中定义出至少一晶体管栅极结构；于所述非数组区域中注入一掺杂剂，以形成至少一漏极和源极区域；在所述非数组区域的漏极和源极区域中形成一自对准硅化物；在所述数组区域及非数组区域上覆盖一介电材料层；以及在所述介电材料层上形成并定义出金属层。