[发明专利]仲裁电路和数据处理系统无效
申请号: | 03154808.3 | 申请日: | 2003-08-19 |
公开(公告)号: | CN1508709A | 公开(公告)日: | 2004-06-30 |
发明(设计)人: | 高田由香里 | 申请(专利权)人: | 株式会社瑞萨科技 |
主分类号: | G06F13/362 | 分类号: | G06F13/362 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 王岳;罗朋 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种确保公平总线访问的仲裁电路和数据处理系统被提供。仲裁电路(1)具有优先权检查块(21)和循环法块(22)。优先权检查块(21)检查从处理器提供的优先权信息条,指定正呈现有最高优先权的优先权信息的处理器,即有最高优先权水平的处理器,并将检查结果(CHK)输出给循环法块(22)。保持先前仲裁过程的结果的循环法块(22)在优先权检查结果(CHK)和从先前结果产生的循环法顺序的基础上产生并输出处理器选择信号(SE)。 | ||
搜索关键词: | 仲裁 电路 数据处理系统 | ||
【主权项】:
1.一种仲裁电路,用于仲裁从通过共享总线连接的多个总线主控器提出的总线访问请求,包括:接收分别从所述多个总线主控器输出的多条优先权信息的优先权检查块,用于比较所述优先权信息条并指定有最高优先权的主控器以输出检查结果;以及循环法块,所述循环法块包括,循环法控制单元,用于通过循环法算法来确定来自所述多个总线主控器的总线访问请求的优先权顺序,循环法屏蔽单元,用于用屏蔽数据来屏蔽所述检查结果的数据以输出经屏蔽的检查结果,所述屏蔽数据是在所述优先权顺序的基础上被产生的,以及最终选择单元,用于选择总线访问请求应在所述经屏蔽的检查结果和所述检查结果的基础上被接受的总线主控器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03154808.3/,转载请声明来源钻瓜专利网。
- 上一篇:包含中央处理单元的大规模集成电路
- 下一篇:嵌入式应用系统及其应用方法