[发明专利]介层洞优先双镶嵌制程有效
| 申请号： | 03156535.2 | 申请日： | 2003-09-03 |
| 公开（公告）号： | CN1591820A | 公开（公告）日： | 2005-03-09 |
| 发明（设计）人： | 吴至宁;刘名馨;周孝邦;林清标;王培仁 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 王一斌 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种介层洞优先双镶嵌制程，包含下列步骤：提供一半导体基底，其上形成有导电结构以及介电层设于该半导体基底上，其中该介电层包含有一介层洞开孔，暴露出部分该导电结构；于该介层洞开孔内填满填缝高分子材料(GFP)，并形成一填缝高分子层于该介电层上；回蚀刻该填缝高分子层一预定深度，使该填缝高分子层的表面低于该介电层的表面，形成凹槽，借此暴露出部分该介层洞开孔的侧壁；以及进行一表面处理手段，用以改变该介层洞开孔的侧壁与该填缝高分子层的表面的特性，借此避免后续填入该凹槽的深紫外线(DUV)光阻与该介层洞开孔的侧壁或与该填缝高分子层的表面发生任何物理或化学作用。 | ||
| 搜索关键词： | 介层洞 优先 镶嵌 | ||
【主权项】：
1.一种介层洞优先(via-first)双镶嵌制程，包含有下列步骤：提供一半导体基底，其上形成有一导电结构(conductive structure)以及一介电层设于该半导体基底上，其中该介电层包含有一介层洞开孔(via opening)，暴露出部分该导电结构；于该介层洞开孔内填满一填缝高分子材料(gap-filling polymer，GFP)，并形成一填缝高分子层(GFP layer)于该介电层上；回蚀刻该填缝高分子层一预定深度，使该填缝高分子层的表面低于该介电层的表面，形成一凹槽，借此暴露出部分该介层洞开孔的侧壁；以及进行一表面处理手段，用以改变该介层洞开孔的侧壁与该填缝高分子层的表面的特性，借此避免后续填入该凹槽的深紫外线(DUV)光阻与该介层洞开孔的侧壁或与该填缝高分子层的表面发生任何物理或化学作用。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03156535.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
