[发明专利]用自对准硅化物工艺形成的MOSFET及其制造方法无效
| 申请号： | 03156727.4 | 申请日： | 2003-09-08 |
| 公开（公告）号： | CN1495911A | 公开（公告）日： | 2004-05-12 |
| 发明（设计）人： | 出羽光明;饭沼俊彦;须黑恭一 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 陈海红;段承恩 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件具备MOSFET。该MOSFET，具备源/漏区、栅绝缘膜、栅电极和第1、第2、第3金属硅化物膜。源/漏区在半导体衬底的主表面区域中形成。栅绝缘膜在源/漏区间的沟道区上形成。栅电极，包括在上述栅绝缘膜上形成，Ge/(Si+Ge)组成比x(0＜x＜0.2)的poly－Si1－xGex层。第1金属硅化物膜，在上述栅电极上形成，由Ni Si1－yGey构成。第2、第3金属硅化物膜，分别在上述源/漏区上形成，由NiSi构成。 | ||
| 搜索关键词： | 对准 硅化物 工艺 形成 mosfet 及其 制造 方法 | ||
【主权项】：
1.一种具备MOSFET的半导体器件，上述MOSFET包括：在半导体衬底的主表面区域中形成的源/漏区；在上述源/漏区间的沟道区上形成的栅绝缘膜；在上述栅绝缘膜上形成，含有Ge/(Si+Ge)组成比为x(0＜x＜0.2)的poly-Si1-xGex层的栅电极；在上述栅电极上形成，由NiSi1-yGey构成的第1金属硅化物膜；和分别在上述源/漏区上形成，由NiSi构成的第2、第3金属硅化物膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03156727.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
