[发明专利]半导体存储装置无效
| 申请号： | 03158901.4 | 申请日： | 2003-09-08 |
| 公开（公告）号： | CN1495795A | 公开（公告）日： | 2004-05-12 |
| 发明（设计）人： | 白子典彦;大庭敦;吉村芳正;中山武志 | 申请（专利权）人： | 株式会社瑞萨科技;株式会社瑞萨电子元件设计 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34;H01L23/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;叶恺东 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种内部数据传送过程中在外部CPU请求传送时能够进行冲突仲裁的，其闪速存储器和伪SRAM设于MCP内的半导体存储装置。在闪速存储器60和内装伪SRAM40的RAM10设于MCP的半导体装置中，作为对伪SRAM40的控制信号，规定控制闪速存储器60与伪SRAM40之间的数据传送的内部传送用控制信号和控制外部CPU70与伪SRAM40之间的数据传送的外部传送用控制信号。在闪速存储器60与伪SRAM40之间的内部数据传送过程中，外部CPU70向伪SRAM40请求存取时，RAM10内的闪速控制器20控制内部传送用控制信号，以中断其内部数据传送。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种将非易失性的第一存储器和具有随机存取功能的第二存储器收容在一个封装外壳内，并能够在第一存储器与第二存储器之间进行内部数据传送的半导体存储装置，其特征在于：所述第二存储器包括，控制内部数据传送的内部传送用的控制信号和控制外部CPU与第二存储器之间的数据传送的外部传送用的控制信号；所述第二存储器中内设对所述第一和第二存储器的数据存取进行控制的控制器；在内部数据传送过程中外部CPU向第二存储器请求存取时，所述控制器控制所述内部传送用的控制信号，以中断其内部数据传送。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技;株式会社瑞萨电子元件设计，未经株式会社瑞萨科技;株式会社瑞萨电子元件设计许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03158901.4/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储装置
- 下一篇：半导体储存器和半导体储存器的测试方法
