[发明专利]非易失性半导体存储器

摘要

在位线BLek、Blok上连接编程/写入时使用的数据电路REGR。数据电路REGR具有数据存储部分DS1、DS2、DS3。数据存储部分DS1连接在位线BLek、Blok上。数据存储部分DS1和数据存储部分DS3之间连接着数据传送电路Qn10。数据存储部分DS2和数据存储部分DS3之间连接着数据传送电路Qn9。数据存储部分DS2具有根据自己存储的数据强制变更数据存储部分DS1的数据的功能。根据本发明，能在面积不增加的前提下，以高精度进行编程时的阈值控制。

主权项

1.一种非易失性半导体存储器，其特征在于包括：存储单元；连接在所述存储单元的一端上的位线；以及连接在所述位线上，暂时存储与所述存储单元有关的编程数据或读出数据的数据电路；所述数据电路具有第一、第二和第三数据存储部分、连接在所述第一和第三数据存储部分之间的第一数据传送电路、连接在所述第二和第三数据存储部分之间的第二数据传送电路；所述第一数据存储部分连接在所述位线上，所述第二数据存储部分具有根据自己存储的数据强制变更所述第一数据存储部分的数据的功能。