[发明专利]制造自对准交叉点存储阵列的方法无效
申请号: | 03159896.X | 申请日: | 2003-09-27 |
公开(公告)号: | CN1497705A | 公开(公告)日: | 2004-05-19 |
发明(设计)人: | 许胜藤;潘威;庄维佛 | 申请(专利权)人: | 夏普株式会社 |
主分类号: | H01L21/82 | 分类号: | H01L21/82 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 陈瑞丰 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种制造自对准交叉点存储阵列的方法包括:制备一衬底,包括形成任何支撑电极结构;在衬底上形成一p型阱区域;注入离子形成一深N+型区域;注入离子在N+型区域上形成一浅P+型区域从而形成P+/N结;在P+型区域沉积一阻挡金属层;在阻挡金属层沉积一底部电极层;在底部电极层沉积一牺牲层或氮化硅层;形成图形并对此结构进行刻蚀,从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分,形成一个沟槽;沉积氧化物填充沟槽;沉积一与剩余底部电极层自对准的PCMO层;沉积一顶部电极层;形成图形并对顶部电极层进行刻蚀;以及,完成存储阵列结构。 | ||
搜索关键词: | 制造 对准 交叉点 存储 阵列 方法 | ||
【主权项】:
1、一种制造自对准交叉点存储阵列的方法,包括:(a)制备一衬底,包括形成任何支撑电极结构;(b)在衬底上形成一p型阱区域;(c)注入离子,以形成深N+型区域;(d)注入离子,以在N+型区域上形成一浅P+型区域,从而形成P+/N结;(e)在P+型区域沉积一阻挡金属层;(f)在阻挡金属层沉积一底部电极层;(g)在底部电极层沉积一牺牲层;(h)形成图形并对在由步骤(a)-(g)得到的结构进行刻蚀,从而移走牺牲层、底部电极层、阻挡金属层、P+型区域和N+型区域部分,形成一个沟槽;(i)沉积氧化物,以填充沟槽;(j)形成图形并对牺牲层进行刻蚀;(k)沉积与剩余底部电极层自对准的PCMO层;(l)沉积一顶部电极层;(m)形成图形并对顶部电极层进行刻蚀,以及(n)完成存储阵列结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03159896.X/,转载请声明来源钻瓜专利网。
- 上一篇:半导体记忆组件的设计及制造方法
- 下一篇:用于例如集成电路的薄层的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造