[实用新型]堆叠式芯片封装体无效
| 申请号： | 03201547.X | 申请日： | 2003-02-19 |
| 公开（公告）号： | CN2606966Y | 公开（公告）日： | 2004-03-17 |
| 发明（设计）人： | 李怡增;廖学国;曾仁德 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | H01L23/34 | 分类号： | H01L23/34;H01L25/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波;侯宇 |
| 地址： | 台湾省台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种堆叠式芯片封装体，其特征在于堆叠结构体的底部周缘形成多个阶梯面，因此，当堆叠结构体的底部通过胶层贴附至芯片的有源表面时，相对于堆叠结构体的底部中央的胶层的厚度而言，可增加堆叠结构体的底部周缘的胶层的厚度。因此，当芯片封装体接受热应力测试时，堆叠结构体的底部周缘的胶层可提供适当的弹性缓冲，从而大幅降低堆叠结构体的底部周缘所产生应力集中的程度，以避免芯片的表层受到应力不当地破坏，因此可有效延长芯片封装体的使用寿命。 | ||
| 搜索关键词： | 堆叠 芯片 封装 | ||
【主权项】：
1.一种堆叠式芯片封装体，其特征在于，至少包括：一芯片，具有一有源表面；一胶层，设置于该芯片的该有源表面；以及一堆叠结构体，具有一接合面，且该堆叠结构体以该接合面并通过该胶层贴附至该芯片的该有源表面，而该接合面包括一中央面及多个阶梯面，且该些阶梯面围绕于该中央面的外围，而相对远离该芯片的该有源表面，且该些阶梯面与该中央面不共面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03201547.X/，转载请声明来源钻瓜专利网。
