[实用新型]积体电路堆叠封装组件无效
| 申请号： | 03240375.5 | 申请日： | 2003-03-11 |
| 公开（公告）号： | CN2613047Y | 公开（公告）日： | 2004-04-21 |
| 发明（设计）人： | 辛宗宪 | 申请（专利权）人： | 胜开科技股份有限公司 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L23/12 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 刘领弟 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种积体电路堆叠封装组件。为提供一种封装方便、降低生产成本、降低打线距离、减小弧线、提高封装良率的半导体封装组件，提出本实用新型，它包括基板、下层积体电路、第一封胶层、上层积体电路及第二封胶层；基板设有上表面及下表面；基板上表面设有形成凹槽的凸缘层，于凹槽内设有复数个第一接点，凸缘层上设有复数个第二接点；下层积体电路设于基板上表面上，并位于凹槽内，且藉由复数条导线电连接至第一接点上；第一封胶层填充于凹槽内，以将下层积体电路及复数条导线包覆住；上层积体电路系设于第一封胶层上，藉由复数条导线电连接至凸缘层的第二接点；第二封胶层系覆盖于上层积体电路上以将上层积体电路及复数条导线包覆住。 | ||
| 搜索关键词： | 积体电路 堆叠 封装 组件 | ||
【主权项】：
1、一种积体电路堆叠封装组件，它包括基板、下层积体电路、上层积体电路及第二封胶层；基板设有上表面及下表面；下层积体电路设于基板上表面上；其特征在于所述的基板上表面设有形成填充第一封胶层凹槽的凸缘层，于凹槽内设有复数个第一接点，凸缘层上设有复数个第二接点；设于基板上表面上的下层积体电路位于凹槽内，且藉由复数条导线电连接至第一接点上；填充于凹槽内的第一封胶层将下层积体电路及复数条导线包覆住；上层积体电路系设于第一封胶层上，藉由复数条导线电连接至凸缘层的第二接点；第二封胶层系覆盖于上层积体电路上以将上层积体电路及复数条导线包覆住。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胜开科技股份有限公司，未经胜开科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03240375.5/，转载请声明来源钻瓜专利网。
- 上一篇：芯片封装结构
- 下一篇：点矩阵发光二极管的组合结构
- 同类专利
- 专利分类
