[实用新型]电力网综合统一时标装置无效
| 申请号： | 03241410.2 | 申请日： | 2003-04-30 |
| 公开（公告）号： | CN2629321Y | 公开（公告）日： | 2004-07-28 |
| 发明（设计）人： | 周想凌;周启林;黄巧临 | 申请（专利权）人： | 周想凌;周启林;黄巧临 |
| 主分类号： | H02J13/00 | 分类号： | H02J13/00 |
| 代理公司： | 武汉开元专利代理有限责任公司 | 代理人： | 朱盛华 |
| 地址： | 430077湖北省*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 电力网综合统一时标装置，属于电力网监控技术领域，用于为众多的电力网监控和测量装置、系统提供全网统一的地面时标装置。它由电源部分、微处理器部分、7段数码显示部分、2M口解码及实时钟部分、接口部分组成。本实用新型工作时，需校时的时标信号由G.703接口芯片接收，G.703接口芯片接CPLD逻辑D6、D8(MCU)，D8(MCU)分别接实时钟(RTC)D13、数码管49fct805、RS232接口芯片D14、键盘矩阵S3～6，RS232接口芯片D14接需校时的设备。时标校验装置的精确的时标信号由RS232接口进入MCU。本实用新型利用电力专用光纤通信网的高精度的脉冲同步系统为众多的电力网监控和测量装置、系统提供全网统一的时标(时间)。 | ||
| 搜索关键词： | 电力网 综合 统一 装置 | ||
【主权项】：
1、电力网综合统一时标装置，其特征在于由电源部分、微处理器部分、7段数码显示部分、2M口解码及实时钟部分、接口部分组成，电源部分由交流滤波器、AC/DC/10W组成，微处理器部分由D8(MCU)、CPLD逻辑(D6)组成，2M口解码部分由G.703接口芯片D12(CS61577)、实时钟D13(RTC)、温度补偿晶振D16组成，接口部分由秒时标驱动芯片D15(49FCT805)、脉冲输出器件RL1～8、RS232接口芯片D14、键盘矩阵S3～6组成，含有时标信号的信息由G.703接口芯片接收，G.703接口芯片输出的2048kHz时钟接CPLD逻辑D6、秒时标驱动D8(MCU)，D8(MCU)分别接实时钟D13(RTC)、秒时钟驱动芯片D15(49fct805)、RS232接口芯片D14接需校时的设备， RS232接口芯片D14接需校时的设备，时标校验装置的时标信号由RS232接口进入D8(MCU)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于周想凌;周启林;黄巧临，未经周想凌;周启林;黄巧临许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03241410.2/，转载请声明来源钻瓜专利网。
