[发明专利]用于并行访问多个存储器模块的方法和设备无效
| 申请号： | 03805327.6 | 申请日： | 2003-02-28 |
| 公开（公告）号： | CN1639683A | 公开（公告）日： | 2005-07-13 |
| 发明（设计）人： | J·塔卡拉 | 申请（专利权）人： | 诺基亚有限公司 |
| 主分类号： | G06F9/28 | 分类号： | G06F9/28;G06F12/06 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 程天正;王勇 |
| 地址： | 芬兰*** | 国省代码： | 芬兰;FI |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于经由Q个并行访问来访问分布在Q个存储器模块(120)上的N个存储位置上的N元素数据块的数据元素的方法和设备。Q个存储器模块是以2的幂的跨越方式、在一个q比特模块地址和一个(n－q)比特行地址中可寻址的。行地址是从索引地址(20)的(n－q)比特中选择的，在从索引地址分组的多个q比特字段中的相应位置中获得的比特上执行逐位异或运算，从而获得用于Q个访问之一的模块地址。 | ||
| 搜索关键词： | 用于 并行 访问 存储器 模块 方法 设备 | ||
【主权项】：
1.一种经由Q个并行访问来访问分布在Q个存储器模块上的N个存储位置上的N元素数据块的数据元素的方法，其中所述N个存储位置是在一个n比特索引地址中可寻址的，并且所述Q个存储器模块是在一个q比特模块地址以及一个(n-q)比特行地址中可寻址的，其中N＝2n，而Q＝2q，所述方法的特征在于：从索引地址中选择(n-q)个比特来提供行地址；把索引地址分组到包括多个第一字段的多个字段中，其中每个第一字段包含q个比特；并且在从所述多个字段中的相应位置获得的比特上执行一个逻辑函数运算，以便提供用于访问所述Q个存储器模块中的数据元素的模块地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于诺基亚有限公司，未经诺基亚有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03805327.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件和使用了半导体器件的电子装置
- 下一篇：多晶硅膜的形成方法
