[发明专利]用于图形化双波纹互连的三层掩膜结构有效
| 申请号： | 03807757.4 | 申请日： | 2003-03-28 |
| 公开（公告）号： | CN1647263A | 公开（公告）日： | 2005-07-27 |
| 发明（设计）人： | P·H·汤森三世;L·K·米尔斯;J·J·M·维特卢斯;R·J·斯特利特马特 | 申请（专利权）人： | 陶氏环球技术公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 程伟 |
| 地址： | 美国密*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种对于铜基础的双波纹集成方法，其使用具有交替蚀刻选择特性的三个上部硬掩膜层(150，160，170)，比如无机/有机/无机层的，在低K(low－k)电介质叠层(120，130，140)中布线。 | ||
| 搜索关键词： | 用于 图形 波纹 互连 三层 膜结构 | ||
【主权项】：
1.种制品，含有a)一衬底；b)在衬底上的包括具有小于3.0的介电常数的上部的电介质叠层；c)在电介质叠层上的第一掩膜层，该第一掩膜层能够抵抗用来去除铜的化学机械抛光方法的蚀刻，而且第一层具有相对于电介质叠层上部的蚀刻选择性；d)第一掩膜层上的第二掩膜层，第二掩膜层具有相对于第一掩膜层的蚀刻选择性，还具有与电介质叠层上部相近似的蚀刻特性；以及e)在第二掩膜层上的第三掩膜层，第三掩膜层具有相对于第二掩膜层的蚀刻选择性，还具有与第一掩膜层相近似的蚀刻特性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于陶氏环球技术公司，未经陶氏环球技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03807757.4/，转载请声明来源钻瓜专利网。
- 上一篇：具有低电池指示的遥控装置
- 下一篇：REDK基因的破坏
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
