[发明专利]半导体存储装置

摘要

一种半导体存储装置，能够同时访问多个地址而不增加电路面积和布线面积。通过两级字线和分字线选择一行存储器单元。通过X[i:0]、Y[j:0]和Z[k:0]指定地址。给在一个存储器阵列中排列的分字线选择器交替地提供选择信号的两个根信号。启用选择信号的两个根信号中的一个以选择分字线选择器。启用在整个半导体存储装置中的选择信号的8个根信号以同时访问八个地址。

主权项

1.一种半导体存储装置，其中通过字线级和分字线级选择一行存储器单元，包括：每个包括以矩阵排列的多个存储器单元的存储器阵列；用于相应行的存储器单元的字线；每个都连接到在对应于一个字的一行中排列的存储器单元的分字线；分别选择分字线的分字线选择器，该分字线通过分字线选择器分别连接到相应的字线；从存储器单元中读取数据并将该数据写到分别连接到位线对的存储器单元的位线对；分别连接到位线对的列选通器；通过列选通器分别连接到位线对以传输数据的数据线对分别连接到数据线对用于数据写的写缓冲器；分别连接到数据线对用于读数据的读出运算放大器；和通过写缓冲器和读出运算放大器分别连接到数据线对的数据输入/输出电路，其中输入地址数据通过地址数据X[i:0]、Y[j:0]和Z[k:0]指定，用于选择分字线选择器的选择信号的两个根信号交替地提供给在一个存储器阵列中排列的分字线，以及启用选择信号的两个根信号中的一个，以选择在一个存储器阵列中的一个分字线选择器，和启用在整个半导体存储装置中的选择信号的八个根信号，以在通过输入地址数据X[i:0]、Y[j:0]和Z[k:0]指定地址(z，y，x)时，同时访问(z，y，x)、(z，y，x+1)、(z，y+1，x)、(z，y+1，x+1)、(z+1，y，x)、(z+1，y，x+1)、(z+1，y+1，x)和(z+1，y+1，x+1)的八个地址。