[发明专利]空间块协处理器通信

摘要

本发明基于为FIFO的输入或输出端口保持两个计数器的思想。提供了一种用于从协处理器将数据单元写入到FIFO存储器中的设备。所述设备被嵌入在包括至少一个协处理器、一个FIFO存储器和一个控制器的多重处理环境中。所述设备包括用于计数在所述FIFO存储器中可用的空位的第一计数器，和用于计数被写入到所述FIFO存储器中的数据单元的数量的第二计数器。所述设备还包括一个控制装置，用于对所述第一计数器进行所述FIFO存储器中可用的空位的检验，并且用于对所述第二计数器进行是否预定数量N个数据单元已经被写入到所述FIFO存储器的检验。在一个数据单元已经被写入到所述FIFO存储器中之后，所述控制装置递减所述第一计数器的计数并且递增所述第二计数器的计数。最后，所述设备包括一个用于输出数据单元到所述FIFO存储器的输出装置。当所述第二计数器的计数已经达到所述预定数量N时，所述控制装置发布第一消息并且发布对在所述FIFO存储器中可用的空位的第一个呼叫到所述控制器。所述输出装置转发所述第一消息和/或所述第一个呼叫到所述控制器。

主权项

1.在一个包括至少一个协处理器、一个FIFO存储器和一个控制器的多重处理环境中，用于将数据单元从协处理器写入到FIFO存储器中的设备，所述设备包括：用于计数在所述FIFO存储器中可用的空位的第一计数器；用于计数被写入到所述FIFO存储器中的数据单元数量的第二计数器；控制装置，用于对所述第一计数器进行所述FIFO存储器中的可用空位的检验、用于对所述第二计数器进行是否预定数量N个数据单元已经被写入到所述FIFO存储器的检验、用于在一个数据单元已经被写入到所述FIFO存储器之后，递减所述第一计数器的计数并且用于递增所述第二计数器的计数；以及用于输出数据单元到所述FIFO存储器的输出装置；其中所述控制装置被用于在所述第二计数器的计数已经达到所述预定数量N时发布第一消息；其中所述控制装置被用于发布对所述FIFO存储器中可用空位的第一个呼叫到所述控制器；并且其中所述输出装置被用于转发所述第一消息和/或所述第一个呼叫到所述控制器。