[发明专利]挠性配线基板及其制造方法无效
| 申请号： | 03815691.1 | 申请日： | 2003-07-01 |
| 公开（公告）号： | CN1666327A | 公开（公告）日： | 2005-09-07 |
| 发明（设计）人： | 栗原宏明 | 申请（专利权）人： | 三井金属矿业株式会社 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 程伟 |
| 地址： | 日本国*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种挠性配线基材及其制造方法，用以防止焊料－光阻层于电镀锡－铋合金时剥离，并防止锡－铋合金镀层的异常析出。本发明的挠性配线基材10具备有绝缘基材11、形成于该绝缘基材11的一面上的配线图案12、以及覆盖于该配线图案12的至少端子部以外的表面的焊料－光阻层17，而在未被上述焊料－光阻层17覆盖的配线图案12至少一部分的最外表面则设置有锡－铋合金镀层26，其中上述配线图案12，是在由导体构成的基层21上具备有第一锡镀层24，涵盖焊料－光阻层17覆盖区域及未覆盖区域。 | ||
| 搜索关键词： | 挠性配线基板 及其 制造 方法 | ||
【主权项】：
1.一种挠性配线基材，其具备有绝缘基材、形成于该绝缘基材的一面上的配线图案以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，而在未被上述焊料-光阻层覆盖的配线图案的至少一部份的最外表面，设置有锡-铋合金镀层，其特征在于：上述配线图案，在由导体所构成的基层上具备有第一锡镀层，涵盖焊料-光阻层覆盖区域及未覆盖区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三井金属矿业株式会社，未经三井金属矿业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03815691.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装件及其制备方法
- 下一篇：小厚度背投式显示器的偏移投影装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
