[发明专利]多处理器计算机系统无效

专利信息
申请号: 03815718.7 申请日: 2003-06-23
公开(公告)号: CN1666180A 公开(公告)日: 2005-09-07
发明(设计)人: J·胡格布鲁格 申请(专利权)人: 皇家飞利浦电子股份有限公司
主分类号: G06F9/46 分类号: G06F9/46;G06F1/32;G06F9/52;G06F12/08
代理公司: 中国专利代理(香港)有限公司 代理人: 吴立明;王勇
地址: 荷兰艾*** 国省代码: 荷兰;NL
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种多处理器计算机系统包括:至少两个处理器用于并行执行进程;至少两个高速缓冲存储器单元,每个高速缓冲存储器单元都与一个分离的处理器相关并且与其相连;一个将所述的处理器和所述的高速缓冲存储器单元相连的连接总线,以及一个与所述的连接线相连的进程列表单元,用于存储对所述处理器的执行可用的进程列表。如果没有可用的执行进程,同时保证一个快速的唤醒进程是否存在这样的进程,为了节省能量,建议根据本发明的进程来进行,其中所述的处理器用于将全局唤醒变量装载到它们相关的相关的高速缓冲存储器单元,该变量表明在所述的进程列表中增加了一个进程,如果所述的进程列表不含有由所述的处理器执行的进程,处理器转换到一个低能耗模式,如果所述的唤醒变量向所述的进程列表发信号表示增加进程,处理器就转换到正常能耗模式。这样,根据本发明,使用高速缓冲存储器相干协议来传输和通知用于执行的进程的存在。
搜索关键词: 处理器 计算机系统
【主权项】:
1.多处理器计算机系统包括:-至少两个处理器用于平行并行执行处理进程,-至少两个高速缓冲存储器单元,每个高速缓冲存储器单元都与一个分离的处理器相关并且与其相连,-一个将所述的处理器和所述的高速缓冲存储器单元相连的连接总线,以及-一个与所述的连接线相连的处理进程列表单元,用于存储对所述处理器的执行可用执行的处理进程列表,其中所述的处理器用于将表明在所述的处理进程列表中增加了一个处理进程的综合全局唤醒变量装载到它们相关的相关的高速缓冲存储器单元,如果所述的处理进程列表不含有由所述的处理器执行的处理进程,转换到一个低能耗模式,如果所述的唤醒变置表明向所述的处理进程列表发信号增加处理进程,处理器就转换到正常能耗模式。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03815718.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top