[发明专利]快闪存储单元及造成分离侧壁氧化的方法

摘要

本发明是一种快闪存储单元及造成分离侧壁氧化的方法。本发明揭露了一种可使集成电路具有紧密的逻辑电路及/或线性电路区域与紧密的存储区域的制程与产品。在一共同的基板上，一双重硬罩幕处理单独形成了逻辑电路及/或线性电路晶体管以及EEPROM存储晶体管的堆栈。藉由使用该处理，该等逻辑电路及/或线性电路晶体管与存储晶体管具有不同的侧壁绝缘层厚度。该等逻辑电路及/或线性电路晶体管具有相对薄的侧壁绝缘层，而其足以提供与邻近装置与导体之间的隔离。该存储晶体管具有较厚的侧壁绝缘层以避免储存于该存储装置中的电荷会对该存储晶体管的操作产生不利的影响。

主权项

1.一种用于在具有其它线性电路或逻辑电路装置的一基板上形成一快闪电可擦可编程只读存储器(electrically erasable programmable memory，EEPROM)的方法，该方法包含步骤：自一线性电路或装置区域隔离出一EEPROM区域；于该EEPROM区域中形成一三重阱；形成一EEPROM栅极堆栈，其包含一穿隧介电层、一穿隧栅极层、一控制介电层与一控制栅极层；以一第一沉积的硬罩幕层覆盖该基板；对该第一沉积的氧化物罩幕层执行开口处理以暴露EEPROM源极与汲极区域；布植该暴露之EEPROM源极与汲极区域；以一第二沉积的硬罩幕层覆盖该基板；对该第二沉积的氧化物罩幕层执行开口处理以暴露线性电路或逻辑电路源极及汲极区域；以及布植该暴露的线性电路或逻辑电路源极及汲极区域。