[发明专利]半导体装置的制造方法有效
| 申请号： | 03822225.6 | 申请日： | 2003-04-28 |
| 公开（公告）号： | CN1682367A | 公开（公告）日： | 2005-10-12 |
| 发明（设计）人： | 井上健刚 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/318 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 高龙鑫;张龙哺 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体装置具有多层配线结构，该多层配线结构具有：第1层间绝缘膜；形成在上述第1层间绝缘膜上、具有比上述第1层间绝缘膜大的硬度以及弹性率的第2层间绝缘膜，其通过如下工序制造：在上述第2层间绝缘膜上通过反射防止膜形成抗蚀膜的工序；对上述抗蚀膜进行曝光以及显影而形成抗蚀图形的工序；将上述抗蚀图形作为掩膜，图形成型上述反射防止膜以及上述多层配线结构的工序，此时，作为上述反射防止膜，使用无应力或者积蓄压缩应力的膜。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1、一种半导体装置的制造方法，该半导体装置具有多层配线结构，该多层配线结构具有：第1层间绝缘膜；形成在上述第1层间绝缘膜上、具有比上述第1层间绝缘膜大的硬度以及弹性率的第2层间绝缘膜，其特征在于，包括：在上述第2层间绝缘膜上通过反射防止膜形成抗蚀膜的工序；对上述抗蚀膜进行曝光以及显影而形成抗蚀图形的工序；将上述抗蚀图形作为掩膜，图形成型上述反射防止膜以及上述多层配线结构的工序，上述反射防止膜由无应力或者积蓄压缩应力的膜构成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03822225.6/，转载请声明来源钻瓜专利网。
- 上一篇：视听媒体编码系统
- 下一篇：矩形断面电池容器用铝合金板
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
