[发明专利]逻辑分析仪的资料撷取处理方法及其装置无效
申请号: | 03826274.6 | 申请日: | 2003-04-08 |
公开(公告)号: | CN1774700A | 公开(公告)日: | 2006-05-17 |
发明(设计)人: | 郑秋豪;郑铭国;曾俊峰;张宏业 | 申请(专利权)人: | 孕龙科技股份有限公司 |
主分类号: | G06F11/00 | 分类号: | G06F11/00;G01R31/28 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 谢丽娜;陈肖梅 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明为一种逻辑分析仪的资料撷取处理方法及其装置,该装置中控制电路接收到设定延迟时间的默认值后,即将此默认值储存到时间延迟电路的缓冲器内,当时脉限定子信号进来时,即触发第一计数器的预先重置,将缓冲器里的默认值传送到第一计数器开始计数;此时,时脉致能输出为高,当第一计数器计数到默认值时,其时脉致能输出为低,即可得到一个完整的时脉致能信号;再者,当一个完整的时脉致能结束时,即触发控制电路里的第二计数器的重置,再开始计数,直到下一个时脉致能信号到来停止计数;接着,储存该第二计数器里的数值,并将该数值显示在屏幕上,从而让使用者获知两个时脉致能信号之间的时间间隔。 | ||
搜索关键词: | 逻辑 分析 资料 撷取 处理 方法 及其 装置 | ||
【主权项】:
1.一种逻辑分析仪的资料撷取处理方法,其分析仪内包括有控制单元及时间延迟电路,该控制单元包含有存储器与第二计数器,而时间延迟电路则包含有第一计数器与缓冲器,并依下列步骤进行:提供并储存一时间延迟默认值于时间延迟电路的缓冲器内,依据一特定参数预先重置至少一个时脉限定讯号;触发第一计数器的预先重置,将缓冲器里的时间延迟默认值传送到第一计数器,驱动第一计数器开始计数,直到其计数达到时间延迟默认值为止;当第一计数器计数达到时间延迟默认值时,控制单元会抓取待测物中的检测数据,且该待测物与逻辑分析仪呈电性连接;当第一计数器达到时间延迟默认值时,即触发第二计数器的预先重置,并开始计数,直到再次触发第一计数器的预先重置为止。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于孕龙科技股份有限公司,未经孕龙科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03826274.6/,转载请声明来源钻瓜专利网。
- 上一篇:无铬金属表面处理剂
- 下一篇:冲绳枝管藻的海上栽培生产方法