[发明专利]具有改善半导体组件电阻与电感值的集成电路封装

摘要

一种半导体集成电路的封装，包含一导线架(108)，该导线架(108)包含一设置于晶粒(100)下的导线架平台(103a)及一设置于该晶粒中至少两个邻近侧面的接合金属区域(101a)。此接合金属区域(101a)的增加会增加此金属区域(101a)和晶粒(100)之间相互连接的数目，以减少电阻和电感。此外，如果从封装的塑料壳体(106)伸展出的外部终端设备的表面区域在未达到最大值时继续增加，就能够更快速进行散热并且减少外部终端阻力。此集成电路适用于MOSFET装置，并且将上述接合金属区域(101a)作为源极(101)。该接合金属区域可以是“L”形状、“C”形状、“J”形状、“I”形状，或者是上述形状的任何组合。

主权项

1.一种半导体集成电路封装，其包含：一晶粒结构，包含一集成电路；以及一导线架，该导线架包含有一个设置于此晶粒结构下的一导线架平台，和一金属接合区域，该金属接合区域含有一沿着晶粒结构的第一面的一部分长度分布的第一部分，和一沿着晶粒结构的第二面的实质长度分布的第二部分。