[发明专利]集成电路时钟网络电容的最佳化有效
| 申请号： | 200310101403.7 | 申请日： | 2003-10-16 |
| 公开（公告）号： | CN1514476A | 公开（公告）日： | 2004-07-21 |
| 发明（设计）人： | 雷蒙德·A·伯特伦;S·伊莉莎白·W·郎伟尔;詹姆斯·R·伦德伯格 | 申请（专利权）人： | 智权第一公司 |
| 主分类号： | H01L21/70 | 分类号： | H01L21/70;H01L21/768;H01L27/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 蒲迈文;黄小临 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种集成电路时钟网络电容最佳化方法，其特征在于，该方法包括识别时钟走线和信号走线之间跨接点，在跨接点处将时钟走线电容减小到参考走线电容。每一时钟走线均由布线在该时钟走线两侧的接地走线屏蔽。时钟走线电容减小到参考走线电容的方法包括在识别出的跨接点处减小参考走线之宽度。在跨接点处减小参考走线宽度操作可减小电容以抵消时钟走线与信号走线之间的附加电容。通过在跨接点处修整走线或开刻槽方式实现宽度减小之目的。这种电容补偿方式可为时钟网络中的时钟走线提供实质上均匀的单位长度电容。 | ||
| 搜索关键词： | 集成电路 时钟 网络 电容 最佳 | ||
【主权项】：
1.一种集成电路时钟网络电容最佳化方法，包括：识别时钟走线和信号走线之间任何跨接点，其中每一时钟走线由布线在该时钟走线两侧的参考走线所屏蔽；以及在识别出的跨接点处将时钟走线电容减小到参考走线电容值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于智权第一公司，未经智权第一公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310101403.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
