[发明专利]对半导体器件进行并行测试的装置和方法有效

专利信息
申请号: 200310101774.5 申请日: 2003-10-23
公开(公告)号: CN1499599A 公开(公告)日: 2004-05-26
发明(设计)人: W·R·科尔宾;B·R·凯斯勒;E·A·纳尔逊;T·E·奥布雷姆斯基;D·L·威特尔 申请(专利权)人: 国际商业机器公司
主分类号: H01L21/66 分类号: H01L21/66;G01R31/28
代理公司: 北京市中咨律师事务所 代理人: 于静;李峥
地址: 美国*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种通过使用逻辑扫描链测试程序与存储器自检(BIST)并行地执行逻辑和内置存储器测试的技术。它是使用在存储器和逻辑分段之间的电压隔离以及在逻辑和存储器测试时钟之间的隔离的组合来完成的。引进了一种测试算法以在BIST操作期间启动或禁止扫描电路操作。
搜索关键词: 半导体器件 进行 并行 测试 装置 方法
【主权项】:
1、一种用于与BIST电路并行地对具有逻辑和存储器宏的半导体器件执行逻辑和存储器测试的装置,包括:电压隔离元件,用于逻辑和存储器电路;计时系统,包括用于逻辑和存储器电路的计时隔离元件;扫描链旁路隔离元件;启动或禁止所述BIST,以在读出逻辑扫描链结果时,执行所述存储器宏电路的测试
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200310101774.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top