[发明专利]集成电路的图形设计方法、曝光掩模的制作方法及其应用

摘要

本发明提供即便是在余裕度窄的光刻工序中也可以提高晶片的成品率，可以降低集成电路器件的造价的集成电路的图形设计方法。对用来设计集成电路的电路图形的第1设计数据之中的至少一部分的部分数据计算出来的在被处理衬底上进行的光刻工序的余裕度和在被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较。在所计算的光刻工序的余裕度比被认为是必要的余裕度小的情况下，使得在被处理衬底上的光刻工序的余裕度成为与被认为是必要的光刻工序的余裕度同等以上的大小那样地修正部分数据。用修正后的部分数据更新第1设计数据以制作第2设计数据。

主权项

1.一种集成电路的图形设计方法，其特征在于包括如下的工序：对于用来设计集成电路的电路图形的第1设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的规格值的在被处理衬底上进行的光刻工序的余裕度的工序；对上述所计算出的光刻工序的余裕度和在上述被处理衬底上的实际上被认为是必要的光刻工序的余裕度进行比较的工序；在被判断为上述所计算的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上进行的光刻工序的余裕度成为与上述实际上被认为是必要的光刻工序的余裕度同等或同等以上的大小那样地修正上述部分数据的工序；和用上述修正后的部分数据更新上述第1设计数据制作第2设计数据的工序。