[发明专利]半导体装置及半导体装置的制造方法

摘要

本发明提供采用使连接N+活性区与P+活性区的布线和栅电极在平面上看重叠来减少占有面积的CMOS晶体管的结构的半导体装置。半导体衬底的表面内，n沟道MOS晶体管的N+活性区(1)与p沟道MOS晶体管的P+活性区(2)通过离子注入形成。在N+活性区(1)与P+活性区(2)上形成栅电极(3)。在栅电极(3)上，形成硅氮化膜的绝缘膜(4)与绝缘膜(5)。在该栅电极(3)上，用CVD等方法形成硅氧化膜的层间绝缘膜(6)。在层间绝缘膜(6)上，形成用以埋入连接N+活性区(1)与P+活性区(2)的布线的开口部(7)。在所形成的开口部(7)内埋入铝等的金属膜，形成埋入布线(8)。

主权项

1.一种含有CMOS晶体管的半导体装置，其特征在于：设有平行配置的多个栅电极，在所述栅电极的纵向上邻接的所述CMOS晶体管的n沟道MOS部分与p沟道MOS部分，以及连接所述n沟道MOS部分与所述p沟道MOS部分的布线；所述布线的宽度大于相邻的所述栅电极的间隔；所述布线的一部分隔着绝缘膜配置在所述栅电极的一部分的正上方。