[发明专利]印刷电路板、半导体封装、基底绝缘膜以及互连衬底的制造方法有效
| 申请号： | 200310114329.2 | 申请日： | 2003-11-12 |
| 公开（公告）号： | CN1501481A | 公开（公告）日： | 2004-06-02 |
| 发明（设计）人： | 下户直典;本多广一;方庆一郎;村井秀哉;菊池克;马场和宏 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | H01L23/12 | 分类号： | H01L23/12;H01L21/48;H05K1/00;H05K3/00;H05K3/46 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;陆弋 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种印刷电路板，包括下互连、下互连上形成的基底绝缘膜、基底绝缘膜上形成的通孔、以及通过通孔连接至下互连的上互连。基底绝缘膜的厚度约为3～100μm，并且在温度为23℃时的断裂强度约为80MPa或更大，并且当定义绝缘膜在温度－65℃具有断裂强度“a”且在温度150℃具有断裂强度“b”时，比值(a/b)为约4.5或更小。 | ||
| 搜索关键词： | 印刷 电路板 半导体 封装 基底 绝缘 以及 互连 衬底 制造 方法 | ||
【主权项】：
1.一种印刷电路板，包括：下互连；在所述下互连上形成的基底绝缘膜；在所述基底绝缘膜上形成的通孔；通过所述通孔连接至所述下互连的上互连，其中所述基底绝缘膜的厚度为约3～100μm，并且在温度为23℃时的断裂强度为约80MPa或更大，并且其中，当定义所述基底绝缘膜在温度-65℃的断裂强度为“a”且在温度150℃的断裂强度为“b”时，比值(a/b)为约4.5或更小。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310114329.2/，转载请声明来源钻瓜专利网。
- 上一篇：模拟闪存元件的制造方法
- 下一篇：光电组件的小座
