[发明专利]半导体器件及其制造方法

摘要

本发明半导体器件及其制造方法提供配线宽度、间隔缩小的下一代配线方法。其方法是，在基片上形成阻挡层膜13a和绝缘膜13b。阻挡层膜13a选择对绝缘膜13bRIE的选择比大的。在绝缘膜13b上形成阻挡层膜14a和绝缘膜14b。在阻挡层膜14a上形成接点孔32的图案。在保护膜35上形成配线图案。以保护膜35和阻挡层膜14a为掩膜用RIE对绝缘膜13b、14b进行刻蚀，即自我调整地同时形成用于形成配线的沟槽和用于形成接点的接点孔。

主权项

1.一种半导体器件的制造方法，其特征在于，具有在半导体基片上形成第1阻挡层膜的工序、在所述第1阻挡层膜上形成第1绝缘膜的工序、在所述第1绝缘膜上形成第2阻挡层膜的工序、在所述第2阻挡层膜上形成开孔区域的工序、所述第1绝缘膜上及所述第2阻挡层膜上形成第2绝缘膜的工序、在所述第2绝缘膜上形成保护膜的工序、在所述保护膜上形成至少包含所述第2阻挡层膜的开孔区域的所述第2绝缘膜表面露出的图案的工序、将所述保护膜作为掩膜刻蚀所述第2绝缘膜，在所述第2绝缘膜上形成沟槽，同时以所述第2阻挡层膜和所述保护膜作为掩膜刻蚀所述述第1绝缘膜，在第1绝缘膜上形成接点孔的工序、除去所述接点孔底部的所述第1阻挡层膜的工序、以及在所述接点孔内及所述沟槽内填满导电构件的工序。