[发明专利]存储器宏及半导体集成电路

摘要

本发明的目的在于：提供能够减少在高位层次中的布线的占有面积的存储器宏及半导体集成电路而又不损害其通用性。为此，设置存储器阵列部、成为存储器阵列部的接口的连接电路、以及连接存储器阵列部与连接电路的信号布线。在存储器阵列部上部设置由第1及第2布线层构成的网状布线。连接电路用由第2布线层构成的中间布线连接到由设置在存储器阵列部、连接电路或者信号布线的上部的第3布线层构成的多条信号线上。设置中间布线的区域被配置在存储器阵列部或者信号布线的上部，而且，在设置中间布线的区域不存在由第2布线层构成的网状布线。

主权项

1.一种存储器宏，其特征在于：具备：存储器阵列部、成为上述存储器阵列部的接口的接口电路、以及连接上述存储器阵列部和上述接口电路的布线区域，在上述存储器阵列部上部，设置由第1及第2布线层构成的网状的电源布线，上述接口电路用由上述第2布线层构成的中间布线连接到由设置在上述存储器阵列部、上述接口电路或者上述布线区域的上部的第3布线层构成的多条信号线上，设置上述中间布线的区域包含上述存储器阵列部或者上述布线区域的上部，而且，在设置上述中间布线的区域，不存在由上述第2布线层构成的网状的电源布线。