[发明专利]低功率高速缓存及其快速存取资料的方法有效
申请号: | 200310114851.0 | 申请日: | 2003-11-11 |
公开(公告)号: | CN1514372A | 公开(公告)日: | 2004-07-21 |
发明(设计)人: | 查理·谢勒 | 申请(专利权)人: | 威盛电子股份有限公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 文琦;钟强 |
地址: | 台湾省台北县*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一高速缓存由利用直接映像(direct-mapped)的快速存取并可独立选择的复数个快取区块所组成,且每一区块能够储存复数个高速缓存线(cache lines)并具有复数个输出。此外,高速缓存还包含复数个与每个快取区块相关联的比较逻辑单元,且每个比较逻辑单元具有复数个输入,用以接收相关联快取区块的复数个输出,并将接收到的相关联快取区块的复数个输出与输入至此高速缓存的地址总线中的一值加以比较。最后,此高速缓存包含输出逻辑单元,此输出逻辑单元从与每个快取区块相关联的比较逻辑单元的输出中选择其一做为整个高速缓存的最后输出。 | ||
搜索关键词: | 功率 高速缓存 及其 快速 存取 资料 方法 | ||
【主权项】:
1.一种高速缓存,其至少包含:复数个快取区块,每一该快取区块包含复数个具有多路关联性的数据线,且该快取区块更包含复数个输出;一第一逻辑单元,在一特定时间内用作选择所欲操作的该复数个快取区块之一;复数个比较逻辑单元,与该复数个快取区块相对应,每一该比较逻辑单元具有复数个输入,用以接收来自于该相关联的快取区块的复数个输出,且配置比较该相关联的快取区块的复数个输出与一输入至该高速缓存的地址总线的复数个位位置;及一第二逻辑单元,用以从该复数个比较逻辑单元之一选择一输出,以做为该高速缓存的输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司,未经威盛电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200310114851.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种分布式统一目录管理方法
- 下一篇:对高速缓存界线进行更名的装置与方法