[发明专利]叠层型光电元件无效

专利信息
申请号: 200310114917.6 申请日: 2003-11-13
公开(公告)号: CN1501513A 公开(公告)日: 2004-06-02
发明(设计)人: 杉山秀一郎;盐崎笃志;高井康好;都筑英寿 申请(专利权)人: 佳能株式会社
主分类号: H01L31/075 分类号: H01L31/075;H01L31/078
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 付建军
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种叠层型光电元件,由在基体上层叠多个具有pin结的光电元件而成,上述pin结是由用以IV族元素为主成分的非单晶构成的p型半导体层、i型半导体、n型半导体层形成的,其特征在于:从光入射侧算起,第一i型半导体层由氢化非晶态硅构成,第二以后的i型半导体层由氢化非晶态硅或微晶硅构成;设用第二以后的pin元件中的i型半导体层是微晶硅的pin元件制作pin光电单元件时的开路端电压为Voc,该i型半导体层的膜厚为t,则通过包含Voc/t的值最大的i型半导体层的pin元件对叠层型光电元件的短路光电流密度进行控制。
搜索关键词: 叠层型 光电 元件
【主权项】:
1.一种叠层型光电元件,由在基体上层叠多个具有pin结的光电元件而成,上述pin结是由分别用以IV族元素为主成分的非单晶构成的p型半导体层、i型半导体、n型半导体层形成的,其特征在于:从光入射侧算起,第一i型半导体层由氢化非晶态硅构成,第二以后的i型半导体层由氢化非晶态硅或微晶硅构成;设用第二以后的pin元件中的i型半导体层是微晶硅的pin元件制作pin光电单元件时的开路端电压为Voc,该i型半导体层的膜厚为t,则通过包含Voc/t的值最大的i型半导体层的pin元件对叠层型光电元件的短路光电流密度进行控制。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佳能株式会社,未经佳能株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200310114917.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top