[发明专利]一种集成电感及其制造方法

摘要

本发明公开了一种集成电感及其制造方法，制造方法包括：清洗原始Si衬底并通过ICP工艺，在原始Si衬底上刻蚀深槽或深孔；所述深槽的宽度或深孔的直径一般为1μm－6μm；间距为1μm－3μm；然后，氧化一层隔离作用的SiO₂，厚度为1000－4000埃，形成SiO₂隔离层；通过低压化学汽相法淀积填充物(多晶硅2－3微米)，增加开孔或开槽衬底的机械强度；采用常规的集成电感制作工艺，完成集成电感的制造。本发明采用带有深槽或深孔的衬底制造集成电感，对于SOI衬底和体硅衬底有效的阻断衬底涡流，提高电感的品质因子并降低电感的串联电阻，与主流CMOS工艺能够很好的兼容；而且各结构参数根据实际需要和工艺水平调节的范围很大，在射频电路领域，具有非常广阔的应用前景。

主权项

1、一种集成电感，包括：Si衬底层、SiO2氧化层、电感线圈和多个外接压焊块；所述的SiO2氧化层设置于Si衬底层上，电感线圈和多个外接压焊块设置于SiO2氧化层上；其特征在于：所述的Si衬底层刻蚀有多个平行的深槽或深孔，深槽的宽度或深孔的直径为1-6微米；深度为5-25微米；间距为1-3微米；刻蚀有深槽或深孔的Si衬底层经过表面氧化后，深槽或深孔被绝缘材料填充，使衬底的表面平整。