[发明专利]减少的集成电路芯片泄漏以及减少泄漏的方法

摘要

本申请涉及减少的集成电路芯片泄漏以及减少泄漏的方法。集成电路可以在选定的其它器件中包括阵列，比如具有高阈值器件的静态随机存取存储器(SRAM)，以减少泄漏。对于特定的技术，例如，PD SOI CMOS，高阈值的器件具有根据阈值电压(V_T)随栅极氧化物介质类型或栅极氧化物厚度的变化选择的更厚的栅极氧化物或高k介质栅极氧化物。高阈值器件可以用在非核心电路例如检测电路中。而且，可以识别非关键路径和非关键路径余量。根据非关键路径余量为非关键路径的FET选择更高的器件阈值。重新检查非关键路径的延迟。用为通过重新检查的非关键路径选定的更厚的栅极氧化物形成FET，用正常的栅极氧化物厚度形成阵列中未选中的FET。

主权项

1.一种集成电路(IC)芯片，包括：识别为关键路径的多个逻辑路径，所述关键路径中的器件具有规定的设计阈值电压；以及识别为非关键路径的多个逻辑路径，所述非关键路径中的选定器件具有在所述规定的器件设计阈值电压之上的设计阈值电压，在第一导电端子连接到第一电源电压，在第二导电端子连接到存储节点。