[发明专利]高匹配低功耗低噪声CDS电路结构

摘要

一种高匹配低功耗低噪声CDS电路结构，包括：两个取样开关晶体管M2、M3，是用来提高信号摆幅降低功耗，其漏极相连接并接输入端1；一个列偏置晶体管M1，其漏极接两个取样开关用P型MOS晶体管M2、M3的栅极；两个晶体管M4、M5，其源极相连接，一晶体管M4的栅极接晶体管M2的栅极，一晶体管M5的漏极接晶体管M3的栅极；两个电容C1、C2，分别与晶体管M4、M5的栅极和漏极相连接；一对列跟随晶体管M8、M9，其源极分别接电容C1、C2，晶体管M9的漏极是输出端16，晶体管M8的漏极是输出端17；一对列选通晶体管M6、M7，其源极相接，栅极相接，晶体管M6的漏极与晶体管M8的栅极相接，晶体管M7的漏极与晶体管M9的栅极相接。

主权项

1、一种高匹配低功耗低噪声CDS电路结构，其特征在于，其中包括：两个取样开关晶体管M2、M3，是P型MOS管，该两个取样开关晶体管M2、M3是用来提高信号摆幅降低功耗，其漏极相连接并接输入端1；一个列偏置晶体管M1，是N型MOS管，该列偏置晶体管M1的漏极接两个取样开关用P型MOS晶体管M2、M3的栅极；两个晶体管M4、M5，其源极相连接，一晶体管M4的栅极接晶体管M2的栅极，一晶体管M5的漏极接晶体管M3的栅极；两个电容C1、C2，其是采用N型MOS管，该两个电容C1、C2分别与晶体管M4、M5的栅极和漏极相连接；一对列跟随晶体管M8、M9，为N型MOS管，其源极分别接电容C1、C2，晶体管M9的漏极是输出端16，晶体管M8的漏极是输出端17；一对列选通晶体管M6、M7，是由两个P型MOS管构成，其源极相接，栅极相接，晶体管M6的漏极与晶体管M8的栅极相接，晶体管M7的漏极与晶体管M9的栅极相接；两次取样信号分别储存在两个电容内，利用电容上信号不能突变的原理，通过列选晶体管将复位和积分信号输出。