[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 200310116375.6 申请日: 1997-08-22
公开(公告)号: CN1501504A 公开(公告)日: 2004-06-02
发明(设计)人: 山下朋弘;小森重树;犬石昌秀 申请(专利权)人: 三菱电机株式会社
主分类号: H01L27/105 分类号: H01L27/105;H01L27/092;H01L21/8234
代理公司: 中国专利代理(香港)有限公司 代理人: 张志醒
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供即使微细化也不改变抗软错误性、同时保持抗软错误性和耐闭锁性、具有防止电路误动作的基片结构的半导体器件及其制造方法。在半导体表面形成的反常规P阱3的底部,形成低浓度杂质层2。该低浓度杂质层2在半导体基片和反常规P阱3之间形成势垒,在抑制因电子产生的软错误的同时,由于在电气上与半导体基片1和反常规P阱3导通,所以限制了用于电位固定的端子数,对半导体集成电路的微细化作出了贡献。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:一个第一导电型的半导体基片,它具有一个第一杂质浓度;一个所述第一导电型的第一杂质层,它具有一个带有杂质浓度峰值小于所述第一杂质浓度的第二杂质浓度,并且形成在所述半导体基片的一个主表面上;一个第二导电型的第二杂质层,它具有一个带有杂质浓度峰值小于所述第一杂质浓度的第三杂质浓度,与所述第一杂质层的下侧接触;和一个形成在所述第一杂质层上的MOS型晶体管,所述半导体器件还包括一个第二导电型的第三杂质层,它具有一个第四杂质浓度,并且和一个所述第一导电型的具有第五杂质浓度的第四杂质层相邻接,所述第三和所述第四杂质层形成在所述半导体基片的另一个主表面上,和一个CMOS晶体管,它形成在至少所述第三和所述第四杂质层上,用于控制所述MOS型晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社,未经三菱电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200310116375.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top