[发明专利]半导体装置的制造方法无效
| 申请号： | 200310116376.0 | 申请日： | 2003-11-19 |
| 公开（公告）号： | CN1531038A | 公开（公告）日： | 2004-09-22 |
| 发明（设计）人： | 西田征男;太田和伸 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;王忠忠 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种在栅电极的侧面形成所期望形状的凹口的技术。在半导体衬底(1)上，依次层叠栅绝缘膜(4)、多晶硅膜(5)、多晶硅膜(7)以及氮化硅膜(9)。多晶硅膜(5、7)均含磷，多晶硅膜(5)具有磷浓度高于多晶硅膜(7)的区域。然后，对多晶硅膜(5、7)和氮化硅膜(9)进行局部刻蚀，在栅绝缘膜(4)上形成栅电极(10n、10p、40n、40p)。此时，在多晶硅膜(5)中的磷浓度高于多晶硅膜(7)的磷浓度的区域，其刻蚀速度快于在多晶硅膜(7)的刻蚀速度，因此，在栅电极(10p、40n、40p)侧面的底部形成凹口。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1.一种半导体装置的制造方法，其中包括：(a)在半导体衬底上形成栅绝缘膜的工序，(b)在所述栅绝缘膜上形成包含n型杂质的第一多晶硅膜的工序，(c)在所述第一多晶硅膜上，作为第二多晶硅膜形成包含所述杂质且所述杂质的浓度低于所述第一多晶硅膜的多晶硅膜或非掺杂多晶硅膜的工序，(d)从所述第二多晶硅膜的上方，对所述第一、第二多晶硅膜进行局部刻蚀，从而在所述栅绝缘膜上形成包含所述第一、第二多晶硅膜的栅电极的工序，以及(e)在所述工序(d)之后，在所述栅电极的侧面形成侧壁的工序；通过在所述工序(d)中对所述第一、第二多晶硅膜的刻蚀，使所述栅电极的所述第一多晶硅膜的侧面相对所述第二多晶硅膜的侧面凹进，结果在所述栅电极的侧面形成凹口；在所述工序(e)中，形成填充所述凹口的所述侧壁。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310116376.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
