[发明专利]16位三输入高速算术逻辑运算单元的电路结构

摘要

本发明是一种16位三输入高速算术逻辑运算单元的电路实现结构，该电路结构不仅拥有传统双输入算术逻辑运算单元(ALU)的全部功能，而且还可以同时进行三个操作数的连加、加减、连减的算术运算，包括最多带两个进位位或两个借位位的算术运算。本发明设计了新型的逻辑结构，以满足对三个操作数进行压缩，达到三操作数运算仅使用一个加法器或减法器单元的目的，从而大大加快运算速度。随着数字信号处理硬件电路的越来越广泛应用于信息处理领域、通讯领域等各个方面，本发明一种16位三输入高速算术逻辑运算单元的电路结构，可广泛应用于各种通用和专用高性能中央控制器和数字信号处理器集成电路之中。

主权项

1、一种16位三输入高速算术逻辑运算单元的电路结构，该三输入算术逻辑运算单元可以完成双操作数加、减运算，带进位位的加和带借位位的减运算，或者三操作数的连加、加减、连减运算，以及三操作数带单进位位连加、加减运算，带双进位位连加运算，带单进位位单借位位加减运算，带单借位位加减、连减运算和带双借位位连减运算，其特征在于，其中包括：一输入操作数多选器，用于根据运算类型将操作数选择送给算术运算单元或者逻辑运算单元；一算术运算单元，用于对送入的两个或者三个操作数进行连加、加减、连减等算术运算；一逻辑运算单元，用于对送入的两个或者三个操作数进行与、或、非、异或等逻辑运算；一输出结果多选器，用于选择算术运算单元或者逻辑运算单元的输出结果送出。