[发明专利]一种用于测试芯片的虚级联延时对齐特性的系统及方法有效
| 申请号： | 200310116724.4 | 申请日： | 2003-11-18 |
| 公开（公告）号： | CN1619327A | 公开（公告）日： | 2005-05-25 |
| 发明（设计）人： | 李小波 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28;H01L21/66;G11C29/00;H04L12/26 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518129广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于测试芯片的虚级联延时对齐特性的系统，该系统包括：至少一个网络测试仪、至少一个虚级联处理装置、存储延时装置及交叉装置。在进行芯片的虚级联延时对齐特性的测试时，利用存储延时装置引入虚级联组中不同通道之间的延时。利用本发明，可以在进行ASIC(专用集成电路)芯片的FPGA(现场可编程门阵列)验证或FPGA芯片设计时，精确测试芯片的延时对齐特性。而且，测试时SDH(同步数字系列)各帧之间的延时可控，易于调试和定位。 | ||
| 搜索关键词： | 一种 用于 测试 芯片 级联 延时 对齐 特性 系统 方法 | ||
【主权项】：
1、一种用于测试芯片的虚级联延时对齐特性的系统，其特征在于，所述系统包括：至少一个网络测试仪，用于产生待测试数据，并对经过所述芯片恢复出的净荷数据进行测试，产生测试结果；至少一个虚级联处理装置，用于处理所述待测试数据以形成虚级联组，并完成所述虚级联组各通道数据的发送和接收；存储延时装置，用于引入所述虚级联组中不同通道之间的延时；交叉装置，用于完成所述虚级联组的各通道数据的转发。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310116724.4/，转载请声明来源钻瓜专利网。
- 上一篇：圆周周期性曲面对顶传动单元和由此组成的传动系统
- 下一篇：卫生阀门
