[发明专利]延迟产生方法、基于它的延迟调整方法、以及应用这些方法的延迟产生电路和延迟调整电路

摘要

一个能够即使当延迟级的数目和选择器级的数目增加时也能够最小化在选择器处的延迟，以允许稳定和迅速的操作的延迟调整电路。作为在延迟产生电路(11)中的选择器S，可以使用每一种都有选择地从两个输入中输出一个的2∶1选择器，其连接到N级延迟单元D1到DN的输入/输出部分，用于允许偶数级延迟时钟信号(Even)和奇数级延迟时钟信号(Odd)的延迟输出。在这种情况下，2∶1选择器以包含用于偶数级的选择器(S1、S3、…、Sn、S(n+2))和用于奇数级的选择器(S2、…、S(n+1)、S(n+3))的两级配置的形式进行布置。通过第一级选择器S1获得偶数级延迟时钟信号(Even)。通过第二级选择器S2获得奇数级的延迟时钟信号(Odd)。

主权项

1.一种延迟产生方法，使用相互串联连接的第一级到第N级延迟单元，当时钟信号输入到所述第一级延迟单元的输入端时，从从偶数级延迟单元中获得的时钟信号中产生偶数级延迟信号，以及从从奇数级延迟单元中获得的时钟信号中产生奇数级延迟信号，所述延迟产生方法包含：使用以和所述延迟单元一一对应的形式布置的第一级和第二级到第N级选择器，而且每个选择器输出从两个输入端选择的一个；使用到相应一个所述延迟单元的输入，作为到所述第一级到第N级选择器中的每一个的一个输入；使用来自所述隔一级的选择器的输出，作为到所述第一级到第(N-1)级选择器中的每一个的另一个输入； 输出来自所述第一级选择器的所述偶数级延迟信号；以及输出来自所述第二级选择器的所述奇数级延迟信号。