[发明专利]制造半导体器件的接触垫的方法无效
| 申请号： | 200310119703.8 | 申请日： | 2003-12-03 |
| 公开（公告）号： | CN1512547A | 公开（公告）日： | 2004-07-14 |
| 发明（设计）人： | 李圣权 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/44;H01L21/768;H01L21/60 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 李晓舒;魏晓刚 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种形成半导体器件的接触垫的方法，其包括步骤：在硅衬底上形成多个相邻的导电层图案；在导电层图案的顶部上形成绝缘层；在该绝缘层上沉积充当硬掩模的材料层；在该硬掩模材料层上导电层图案之间形成光致抗蚀剂图案，以形成接触孔；藉由使用该光致抗蚀剂图案作为蚀刻掩模来蚀刻该硬掩模材料层以形成该硬掩模，从而定义用以形成接触的区域；去除该光致抗蚀剂图案；藉由使用该硬掩模作为蚀刻掩模来蚀刻该绝缘层而将该硅衬底暴露，从而形成开口部分；在该开口部分上形成聚合物层；藉由实施回蚀处理去除该硬掩模与该聚合物层以暴露该硅衬底；以及在暴露的硅衬底上形成接触垫。 | ||
| 搜索关键词： | 制造 半导体器件 接触 方法 | ||
【主权项】：
1.一种制造半导体器件的接触垫的方法，该方法包括以下步骤：形成位于硅衬底上的彼此相邻的多个导电层图案；在该些导电层图案的顶部上形成绝缘层；在该绝缘层上沉积充当硬掩模的材料层；在该硬掩模材料层上该些导电层图案之间形成光致抗蚀剂图案以形成接触孔；藉由使用该光致抗蚀剂图案作为蚀刻掩模来蚀刻该硬掩模材料层以形成该硬掩模，从而定义用以形成接触的区域；去除该光致抗蚀剂图案；藉由使用该硬掩模充当蚀刻掩模来蚀刻该绝缘层从而形成开口部分，使该硅衬底暴露；在该开口部分上形成聚合物层；藉由实施回蚀处理将该硬掩模与该聚合物层去除，从而将该硅衬底暴露；以及在该暴露的硅衬底上形成接触垫。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310119703.8/，转载请声明来源钻瓜专利网。
- 上一篇：栅极接触窗的形成方法
- 下一篇：薄膜处理方法和薄膜处理系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
