[发明专利]包含中央处理单元的大规模集成电路无效
| 申请号： | 200310120644.6 | 申请日： | 2003-12-16 |
| 公开（公告）号： | CN1508708A | 公开（公告）日： | 2004-06-30 |
| 发明（设计）人： | 石村勇;町田忍 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | G06F13/36 | 分类号： | G06F13/36 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邸万奎;黄小临 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在其中包含CPU的LSI和外部CPU共享总线的系统中，当外部CPU访问被连接到总线的被控装置时，在包含CPU的LSI中不阻止对安装在公共总线上的装置的访问。包含CPU的LSI包括CPUa，连接到CPUa的公共地址/数据总线111和112，连接到CPUb的CPUb地址/数据总线211和212，以及在公共地址/数据总线和CPUb地址/数据总线之间布置的总线调节电路105，其专门控制从CPUa和CPUb到被连接到公共地址/数据总线的装置的访问，并且仅仅当CPUb被允许访问被连接到公共地址/数据总线的装置时，将CPUb地址/数据总线连接到公共地址/数据总线。 | ||
| 搜索关键词： | 包含 中央 处理 单元 大规模集成电路 | ||
【主权项】：
1.一种包含CPU的LSI，包括：所包含的CPU；连接到所包含CPU的第一总线；连接到外部CPU的第二总线；以及在第一总线和第二总线之间布置的总线调节电路，其专门控制从外部CPU和所包含CPU到被连接到第一总线的装置的访问，并且仅仅当外部CPU被允许访问被连接到第一总线的装置时，将第二总线连接到第一总线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310120644.6/，转载请声明来源钻瓜专利网。
- 上一篇：总线系统和产生高速缓存利用率数据的方法
- 下一篇：仲裁电路和数据处理系统
