[发明专利]通信模块和收发器集成电路无效
| 申请号： | 200310120687.4 | 申请日： | 2003-12-18 |
| 公开（公告）号： | CN1530846A | 公开（公告）日： | 2004-09-22 |
| 发明（设计）人： | 森胁升平;畔川善郁;千叶修 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘宗杰;王忠忠 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的目的在于减小通信模块内的引线面积并减小收发器(IC)应设置的端子的个数。总线(3)包括数据总线(3a)和时钟总线(3b)。无论是在主控制器(IC40)和收发器(IC1)之间按照MDIO接口标准进行的数据MDIO传输，还是在收发器(IC1)和外设(IC2)之间按照I2C标准进行的数据SDA传输，都通过数据总线(3a)进行。此外，无论是在主控制器(IC40)和收发器(IC1)之间按照MDIO接口标准进行的时钟MDC传输，还是在收发器(IC1)和外设(IC2)之间按照I2C标准进行的时钟SCL传输，都通过时钟总线(3b)进行。 | ||
| 搜索关键词： | 通信 模块 收发 集成电路 | ||
【主权项】：
1.一种通信模块，其特征在于：具有时钟总线、收发器集成电路和外设集成电路，时钟总线排他传输符合时钟频率、总线仲裁和协议形式相互不同的第1和第2标准的第1和第2时钟信号，在收发器集成电路与上位层之间传输符合上述第1标准的第1数据，在外设集成电路与上述收发器集成电路之间传输符合上述第2标准的第2数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310120687.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种在带有机器壳体的纺纱准备机械上的装置
- 下一篇：强电介质膜的形成方法
