[发明专利]可降低数据保持方式中电流消耗的半导体存储装置

摘要

设有刷新请求(PHYS1，PHYS2)的发送周期不同的刷新定时器(26a、26b)和根据该刷新请求产生刷新地址的刷新地址发生电路(20a、20b)。在行选择电路中，对每一行设定根据发送周期不同的刷新地址(QAD1、QAD2)中的哪一个来选择字线。能够以不同的刷新周期刷新各字线，只是对间歇刷新不良的字线以短周期进行刷新，剩余字线均以长周期刷新。从而，能够降低自刷新方式时的电流消耗。

主权项

1.一种半导体存储装置，其中设有：行列状排列的、各自存储信息的多个存储单元；以第一周期发送第一刷新请求的第一刷新定时器；按照所述第一刷新请求，生成并输出第一刷新地址的第一刷新地址发生电路；以比所述第一周期短的周期发送第二刷新请求的第二刷新定时器；独立于所述第一刷新地址地生成第二刷新地址的第二刷新地址发生电路；以及对应于各存储单元行配置的、各自根据供给的地址信号将对应的行驱动至选择状态的多个行选择电路；各所述行选择电路根据所述第一刷新地址与所述第二刷新地址中的一方将地址指定的行驱动至选择状态，各所述行选择电路中对所述第一与第二刷新地址的响应关系被择一地设定。